作为芯片设计中面积占比高达20%-60%的核心IP，Memory Compiler（存储编译器） 的选型直接决定了芯片的面积、性能、功耗与流片成本。自40nm工艺节点起，随着芯片集成度指数级提升，Memory Compiler的品类快速分化，不同架构、端口、存储单元的产品差异显著。如何穿透类型表象理解其物理本质，做出最优选型，已成为全行业芯片设计团队的核心知识。 

苏州腾芯微电子深耕Foundation IP研发与量产八年，打造了覆盖Planar/FINFET工艺的全工艺节点产品矩阵。立足产业协同发展使命，腾芯微电子在成立八周年之际正式启动"Foundation IP深度使用普及计划"，本文从物理底层拆解Memory Compiler的分类逻辑、特点与选型误区，为行业提供专业、落地的技术参考，助力芯片设计效率提升。 

一、核心维度一：端口架构——定义存储的基础工作模式 

端口(Port)是Memory Compiler最本质的分类依据，不同端口配置对应不同的时钟机制、读写并行度与存储单元（Bit Cell）结构，是选型的第一判断标准。

端口类型	时钟数量	读写端口	存储单元	存储单元结构示意图	核心物理特性
Single Port    (SP)	1	1 rw	6T		结构最简、面积最小、功耗最低，同一时刻仅支持读或写操作
Two Port    (2P)	2	1 r +    1 w	8T	Or	支持读写并行操作
Dual Port    (DP)	2	1 rw + 1rw	8T		支持双向读写并行
Pseudo Two Port    (UHD 2P）	1	1 r + 1w	6T		单时钟下实现Two Port功能，面积更小
ROM	1	1 r	1T		单元面积极致精简，数据固化不可修改，可靠性最高

核心结论：端口数量直接决定存储的并发能力，同时与面积、功耗呈正相关。Pseudo two port 通过单时钟在内部分时执行读写操作，可以复用6T单元，实现了功能与成本的最佳平衡。

二、核心维度二：架构类型——Register File与SRAM的容量适配逻辑

同样端口配置下，Register File与SRAM是两大主流架构，二者的核心差异源于完全不同量级的容量区间。

以IPSoar 22nm工艺、128Kbit  Memory数据为例，1P RF比SP SRAM面积小13%：

选型提示：当容量小时，优先选择Register File，可在不影响数字设计流程的前提下，节省约10~20%的芯片面积。

三、核心维度三：性能等级——HD/UHD/HS的设计优先级差异

行业通用的HD（高密度）、UHD/EHD（超高密度）、HS（高速）命名，本质是基于存储单元尺寸的设计导向区分，分别对应"面积优先"与"速度优先"两种核心诉求。

以IPSoar 22nm工艺、512Kbit 单端口产品为例，面积与时序的量化对比：

关键提醒：有些工艺或厂商以HD/HS作为系列，也有些以UHD/HD作为系列

四、22nm工艺Memory Compiler全类型解析

结合IPSoar 22nm Memory Compiler全类型，分别介绍各个类型区别：

针对22nm 16Kbit 双端口这一高需求规格，专项对比面积与时序差异：

选型结论：UHD 2P SRAM可节省45%的面积，但时序延迟增加20%，适合对速率要求不高、极致追求面积与成本的设计。

五、避坑指南：行业高频选型误区与专业解答

基于腾芯微电子服务100+芯片设计客户的使用反馈，我们梳理了四大最易踩坑的选型误区，帮助行业规避设计返工与成本浪费。

误区1：Single Port Memory只需要SRAM，不需要Register File(RF)

专业解答：二者在数字设计层面接口完全兼容，无任何使用差异，但容量是核心分界点。当容量小时，Register File的面积比同规格SRAM小15%-25%，且时序更优，优先选择RF可直接缩小芯片面积，降低芯片成本。

误区2：时序紧张时，直接用HS系列替代HD系列即可

专业解答：HS系列通过选大存储单元尺寸和设计优化提升速度，速率通常比HD系列快10%-30%。但需注意工艺成本差异：采用大Bit Cell的HS产品，需要和晶圆厂确认是否额外增加2层金属掩模版（Mask），否则整体制造成本将上升5%左右。选型时需综合时序余量、面积约束与Wafer成本统筹决策。

误区3： 选Two Port memory时，看到HD 2P 和UHD 2P ,不知道区别

专业解答：先进工艺中Two Port Memory 有两种; 选择时关注两个指标即可：一个指标是clock数目，如果2个时钟，即为标准Two Port，如果是1个时钟，即为Pseudo Two Port（或UHD 2P）; 另一个指标是Bit cell，如果是8T bit cell，即为标准Two Port，如果是6T bit cell，即为Pseudo Two Port（或UHD 2P）

误区4： 比较不同公司的Memory compiler，发现A公司的SP memory面积比B公司的SP memory小，即选A公司的MC

专业解答：SP memory有很多种,各个公司的命名规则不一样，比如HD 1P RF/HD SP SRAM/UHD 1P RF/UHD SP SRAM/HS 1P RF/HS SP SRAM ，比较时第一步先看是register file还是SRAM， 第二步需要看UHD/HD/HS哪个系列，本质看SRAM bit cell大小即可，第三步需要看支持的最大容量，如果只比较中等容量，A公司面积小于B公司，但A公司不支持大容量，B公司支持更大容量，即在更大容量时B公司只需要1个instance即可，A公司需要多个拼接，有可能B公司MC的实际在芯片的面积比A公司小；以22nm举例如下 :

六、腾芯微电子：匠心打造优质 IP，践行使命，当好国内基础 IP 行业知识传播者

作为国内专注基础 IP 研发与量产的标杆企业，苏州腾芯微电子坚守品质初心，围绕各工艺平台特点深度优化 PPA，为客户提供高竞争力的基础 IP 解决方案。公司自主研发的 Memory IP已服务14家Foundry，Process node覆盖0.18um、0.11um、90nm、55nm、40nm、28nm、22nm及FINFET等主流工艺节点，Process Feature覆盖logic, HV, BCD, BSI, CIS, Eflash, Auto Grade 1等，广泛应用于消费电子、汽车电子、人工智能、工业控制等领域。

腾芯微COO周斌表示:“Memory Compiler IP 是 ASIC/SoC 芯片中重要的核心模块。因其技术体系繁杂，我们在服务客户时发现，不少团队对各类存储编译器的特性认知不足，难以做到合理选型与高效应用。作为国内Foundry货架 Foundation IP 市场占有率第一的本土企业，腾芯微电子不仅致力于为客户提供高品质 IP 产品，更希望助力行业伙伴用好产品、发挥 IP 最大价值。为此，我们也将主动扛起责任，担当行业首席知识官，持续输出专业技术内容。”

【关于腾芯微】

苏州腾芯微电子有限公司（2018年成立，总部位于苏州市）是国内领先的一站式Foundation IP及Memory IP供应商，专注于提供高可靠性、高PPA竞争力的IP解决方案。产品线完整覆盖Memory Compiler、Standard Cell Library、GPIO、TCAM Compiler及OTP等核心IP，工艺节点支持0.18μm至28nm及先进工艺平台。

作为国内 14 家主流 Foundry 官方认证的合作伙伴，公司不仅跻身少数能为成熟工艺至先进制程提供全链条 IP 支持的厂商行列，还凭借稳定的交付能力与高品质的Foundation IP产品与服务，荣获多家 Foundry 颁发的优秀供应商荣誉。IP产品在40nm/28nm及先进节点中，PPA（功耗/性能/面积）指标较行业平均提升5%-20%。公司专注于Foundation IP的可靠性，依托完善的品质检验流程，现已通过ISO 9001质量体系、ISO 27001信息安全认证与ISO 26262功能安全管理体系ASIL D认证，确保流片成功率100%。

腾芯微电子始终以“高品质基础IP赋能客户”为使命，通过持续的技术迭代与客户协同，助力合作伙伴实现从IP选型、芯片设计创新到量产成功的全周期价值提升。

公司邮箱：sales@ipsoar-tech.com

更多详情，请访问：www.ipsoar-tech.com